PCIe 6.1基本信息

PCI Express ® 6.0 (PCIe ® 6.0) 规范由 PCI-SIG ®于 2022 年 1 月发布。这一新一代无处不在的 PCIe 标准带来了许多令人兴奋的新功能，旨在提高计算密集型工作负载（包括数据中心、AI/ML 和 HPC 应用程序）的性能。PCIe 6.0 现已发展到该标准的 6.1 版。

什么是 PCIe 6.1？

自 PCIe 3 以来，该标准的每一代新版本都使数据速率翻了一番。PCIe 6.1 将数据速率提高到每秒 64 千兆传输 (GT/s)，是 PCIe 5.0 的两倍。对于显卡和网卡的典型 x16 链路，链路带宽达到每秒 128 千兆字节 (GB/s)。与前几代一样，PCIe 6.1 链路是全双工的，因此它可以同时在两个方向上提供 128 GB/s 的带宽，总带宽容量为 256 GB/s。

PCIe 已广泛用于服务器和 PC 以外的领域，其规模经济性使其对物联网、汽车、医疗等以数据为中心的应用具有吸引力。话虽如此，PCIe 6.1 的初始部署将针对需要尽可能高带宽的应用，这些应用位于数据中心的核心：AI/ML、HPC、网络和云图形。

下图展示了 PCIe 规范随时间的演变：

PCIe 6.1 有哪些新功能？

为了实现 64 GT/s，PCIe 6.1 引入了新功能和创新：

1.PAM4 信令：

在电气层上，PCIe 6.1 使用 PAM4 信令（“四级脉冲幅度调制”），该信令结合了每时钟周期 2 位和 4 个幅度级别（00、01、10、11），而 PCIe 5.0 和更早几代则使用 NRZ 调制，每时钟周期 1 位和两个幅度级别（0、1）。

2.前向纠错（FEC）

总是有权衡的，而向 PAM4 信号编码的过渡会带来比 NRZ 更高的误码率 (BER)。这促使人们采用前向纠错 (FEC) 机制来缓解更高的错误率。幸运的是，PCIe 6.1 FEC 足够轻量，对延迟的影响很小。它与强大的 CRC（循环冗余校验）配合使用，将链路重试概率保持在 5×10-6 以下。这项新的 FEC 功能旨在将额外延迟控制在 2 纳秒以下。

虽然 PAM4 信号更容易出现错误，但由于调制技术的性质，与 PCIe 5.0 相比，通道损耗不受影响，因此 PCIe 6.1 信号在 PCB 上的覆盖范围与 PCIe 5.0 相同。

3.FLIT模式：

PCIe 6.1 引入了 FLIT 模式，其中数据包被组织在固定大小的流控制单元中，而不是前几代 PCIe 中的可变大小。引入 FLIT 模式的最初原因是纠错需要处理固定大小的数据包；但是，FLIT 模式还简化了控制器级别的数据管理，从而提高了带宽效率、降低了延迟并缩小了控制器占用空间。让我们先来讨论一下带宽效率：使用固定大小的数据包，不再需要在物理层对数据包进行分组，每个数据包可以节省 4 个字节。FLIT 编码还取消了以前 PCIe 规范中的 128B/130B 编码和 DLLP（数据链路层数据包）开销，从而显著提高了 TLP（事务层数据包）效率，尤其是对于较小的数据包。

4. PCIe 6的其他变化：

L0p 模式——使车辆在较少的车道上行驶，以节省电力
新的 PIPE 规范 – 针对 PHY 到控制器接口
PCIe 6.1 趣闻：上一代 x32 和 x12 接口宽度被取消。虽然这些宽度在 PCIe 5.0 及更早的规范中可用，但这些宽度从未在市场上实现。

为什么现在采用 PCIe 6.1？

2015 年之前，PCIe 规范在用例所需的可用带宽方面远远领先于市场。2015 年之后，全球数据流量呈爆炸式增长。数据中心过渡到 100G 以太网（及以上），将瓶颈推向了服务器和网络设备中的 PCIe 互连。

PCIe 6.1 规范完全支持数据中心向 800G 以太网的过渡：800 千兆位/秒 (Gb/s) 需要 100 GB/s 的单向带宽，这在 x16 PCIe 6.1 链路的 128 GB/s 范围内；800G 以太网与 PCIe 一样，是全双工的。此外，数据中心通用计算和网络并不是 PCIe 6.1 背后的唯一驱动力。AI/ML 加速器对更多带宽有着无尽的需求。处理 AI/ML 训练模型的关键在于速度，加速器将数据移入和移出的速度越快，训练的执行效率和成本效益就越高。

结论

PCIe 在现代计算架构中无处不在，我们预计 PCIe 6.1 将在 AI/ML、HPC、云计算和网络等性能关键型应用中迅速得到采用。